دوره و شماره : قابل انتشار

نویسندگان : سکینه جهانگیرزاده* ¹

چکیده :
یک روش جدید برای کاهش مؤلفه ناخواسته مرجع در فرکانس¬ساز پیشنهاد شده است. سیستم کاهش مؤلفه ناخواسته مرجع بین تلمبه¬ی بار و فیلتر پایین گذر به¬منظور کاهش دامنه ریپل¬های متناوب روی ولتاژ کنترل، اسیلاتور کنترل شده ولتاژ (VCO) قرار گرفته است. توسط کاهش دادن دامنه ریپل¬های متناوب، مؤلفه ناخواسته مرجع تضعیف می¬شود. ساختار پیشنهادی نیاز برای کاهش پهنای¬باند و کاهش گین VCO برای سرکوب مؤلفه ناخواسته مرجع را حذف می¬کند. برای نشان دادن اثرات ساختار پیشنهادی یک مولد فرکانسی GHz 22/2- 06/2 و کلاک مرجع MHz20 طراحی شده است و شبیه-سازی post-layout با استفاده از فناوری180 نانومتر CMOSانجام شده است. سطح مؤلفه ناخواسته مرجع dBc84/85- در فاصله 20 MHz بدست آمده است و زمان قفل ساختار پیشنهادی حدود 3 /2 میکرو ثانیه بدست آمده است.

کلمات کلیدی :
مولد فرکانسی عدد صحیح، مؤلفه ناخواسته مرجع، اسیلاتور کنترل شده ولتاژ